6月27日，美国AMD公司宣布推出仿真级、基于小芯片的AMD Versal™ Premium VP1902自适应片上系统（SoC），旨在简化日益复杂的半导体设计的验证。VP1902容量是上一代产品的2倍，设计人员可以更好地创新和验证专用集成电路（ASIC）和SoC设计，以帮助将下一代技术更快地推向市场。
图片来源：AMD
人工智能工作负载使得芯片制造的复杂性不断增加，因此需要下一代解决方案来开发未来芯片。基于FPGA的仿真和原型设计可提供最高水平的性能，从而实现更快的芯片验证，并使开发人员能够在设计周期中向左移动（shift left），并在芯片流片之前就开始软件开发。
AMD自适应和嵌入式计算集团产品、软件和解决方案营销公司副总裁Kirk Saban表示：“提供基础计算技术帮助客户乃当务之急。在仿真和原型设计中，这意味着提供尽可能高的容量和性能。芯片设计人员可以使用我们的VP1902自适应SoC来仿真下一代产品并制作原型，从而加速人工智能、自动驾驶汽车、工业5.0和其他新兴技术领域未来的创新。”
仿真下一代设计并制作原型
随着ASIC和SoC设计的复杂性不断增加，特别是随着基于人工智能和机器学习的芯片的快速发展，在流片之前必须对芯片和软件进行广泛的验证。
VP1902具有业界领先的容量和连接性，与上一代Virtex™ UltraScale+™ VU19P FPGA相比，可提供1850万个逻辑单元，实现2倍的可编程逻辑密度和4倍的聚合I/O带宽。
凭借无与伦比的调试功能快速迭代设计
调试对于硅前（pre-silicon）验证和并行软件开发至关重要。在流片前查找并解决错误可以使项目按计划和预算进行。VP1902自适应SoC利用Versal架构（包括可编程片上网络），与上一代VU19P FPGA相比，调试速度提高了8倍。
开发工具和生态系统合作
AMD Vivado™ ML设计套件为客户提供了全面的开发平台，以快速设计、调试和验证下一代应用程序和技术，并加快上市时间。该套件还具有众多新功能，包括自动设计收敛辅助、交互式设计调整、远程多用户实时调试和增强的后端编译，支持在VP1902自适应SoC上进行更高效开发，使终端用户能够更快地迭代IC设计。
AMD与EDA社区密切合作，帮助客户将其创新和技术愿景变为现实。AMD与Cadence、西门子（Siemens）和Synopsys等顶级EDA供应商密切合作，帮助设计人员访问功能齐全且可扩展的解决方案生态系统。
AMD Versal Premium VP1902自适应SoC将于第三季度开始向抢先体验的客户提供样品，预计将于2024年上半年投入生产。
